شکل ۲-۱۸ : بلوک دیاگرام کنترل مدار ساده شده SAF بر روی محور ‘de’ با کنترلکننده فیدبک.
تابع تبدیل داده شده در معادله (۲-۳۸) قابلیت حذف اختلالات ناشی از منبع را دارد. Dde(s) در حالت پایدار یک سیستم بدون کنترلکننده و حساس به اختلالات VS1,de میباشد به عبارت دیگر اگر Dde(s=0)≈۱ باشد آنگاه سیستم با کنترلکننده P اختلالات ولتاژ خط تقریبا از ۱/(Kpv+1) ثاثیر میپذیرد به طوری که DP,de(s=0)≈۱/(Kpv+1) میباشد. بنابراین کنترلکننده P اثر اختلال ولتاژ خط را کاهش میدهد، اما تاثیر آن در سمت بار را کامل از بین نمیبرد.
(۲-۳۸) |
برای عملکرد بهتر و حذف اختلالات ناشی از ولتاژ خط میتوان از یک کنترلکننده تناسبی – انتگرالی (PI) استفاده کرد به طوری که GC,de=KPv+KIv/s باشد. همانطور که در تابع انتقال سیستم در معادله (۲-۳۹) دیده میشود، قطبهای کلی سیستم را می توان به گونهای مرتب کرد که عملکرد تنظیم بار فیلتر بهینه شود. همانطور که در معادله (۲-۴۰) میبینید خطای حالت ماندگار برابر صفر شده است. تابع تبدیل سیستم برای حذف اختلالات ولتاژ خط در معادله (۲-۴۱) داده شده است. DPI,de(s) نشان میدهد که در حالت ماندگار کنترلکننده PI اختلالات خط و بار را از یکدیگر جدا میکند، یعنی DPI,de(s)=0 میشود.
(۲-۳۹) | |
(۲-۴۰) | |
(۲-۴۱) |
تا کنون، سیستم به صورت یک سیستم کاملا خطی و بدون اثر HIC بر روی مدار معادل مؤلفه اصلی مدلسازی و کنترلکننده طراحی شده است. در عمل استخراج هارمونیک جریان خط و ولتاژ بار ایده آل نیست در حالی که در مبحث کنترلکننده بالا برای مؤلفه هارمونیکی GHE,de(s)=1 و برای مؤلفه اصلی GHE,de(s)=0 در نظر گرفته شده است. علاوه بر این استخراج مؤلفه اصلی ولتاژ بار (GFE,de(s)) نیز بایستی غیر ایدهآل در نظر گرفته شود. در نتیجه ممکن است کنترلکننده PI برای داشتن مشخصه مطلوب سیستم SAF کافی نباشد و به کنترلکننده دیگری برای جبرانسازی نیاز داشته باشیم. با اضافه کردن تابع انتقال HFE به سیستم، دیاگرام سیستم کنترل مؤلفه اصلی به صورت شکل ۲-۱۹ در خواهد آمد.
شکل ۲-۱۹ : بلوک دیاگرام مدار ساده شده SAF بر روی محور ‘de’ با کنترل فیدبک و HFE.
اگرچه محور ‘qe’ به خاطر کوچک بودن سهم آن در پاسخ، در مدل فرکانس اصلی سیستم SAF مدلسازی نشده است ولی کنترلکننده فیدبک FCC حساس به اختلاف فاز بین ولتاژ بار و خط میباشد. بنابراین، برای محور ‘qe’ باید با توجه به نوع روش استخراج هارمونیک ولتاژ بار، کنترلکننده FCC را اصلاح کرد. در روش CM، یک کنترلکننده PI به VL1,qe با مقدار مرجع صفر اعمال میگردد. در روش AVM یک کنترلکننده P به iS1,qe با مقدار مرجع صفر اعمال میشود که در این روش VL1,qe در دسترس نیست.
برای TPSAF، مؤلفه توالی منفی در فرکانس در قاب ‘de’ نشان دهنده سیستم تحت شرایط ولتاژ نامتقارن میباشد. به منظور حذف اثر توالی منفی بر روی ولتاژ بار میتوان از کنترلکنندههای اضافی از قبیل کنترلکننده رزونانسی استفاده کرد. خوشبختانه پهنای باند کم سیستم SAF این توالی منفی را به طور موثر کاهش میدهد. علاوه بر این کنترلکننده مسیر پیش رو که در قسمت بعدی معرفی خواهد شد، اختلالات توالی منفی را کاملا کاهش میدهد. در توالی صفر، به خاطر این حقیقت که مجموع کل جریانهای سهفاز برای سیستم سه سیمه صفر است ولتاژ توالی صفر خط اجازه جاری شدن جریان توالی صفر خط را نمیدهند. با این حال هنگامی که زمین منبع به عنوان مرجع در نظر گرفته شده باشد به نظر میرسد ولتاژ توالی صفر خط در سمت بار وجود دارد. بنابراین بایستی مؤلفه توالی صفر ولتاژ خط در سمت بار را شناسایی و از بین برد.
۲-۴-۲-۳- کنترلکننده پیشخورد
کنترلکننده پیشخوردی برای کمک به کنترلکننده فیدبک در FCC مورد استفاده قرار میگیرد تا سرعت پاسخ به تغییرات ولتاژ خط افزایش یابد. هنگامی که از قاب ‘de-qe’ استفاده میشود، میتوان سیگنال خطا را از فیلتر پایین گذر عبور داد تا سیگنالهای فرکانس بالا ناخواسته بدون اینکه نتیجه سیگنال هم فاز و سیگنال تاخیر یافته در مؤلفه اصلی سیگنال خطا را تغییر دهند، فیلتر شوند. کنترلکننده پیشخورد برای SPSAF و TPSAF به ترتیب در شکلهای ۲-۲۰ و ۲-۲۱ نشان داده شدهاند. لازم به ذکر است که جبران توالی صفر فقط برای TPSAF قابل اجراء میباشد.
شکل ۲-۲۰ : بلوک دیاگرام کنترلکننده پیشخورد برای SPSAF.
شکل ۲-۲۱ : بلوک دیاگرام کنترلکننده پیشخورد برای TPSAF.
۲-۴-۳- کنترلکننده میرایی رزونانس
برای راهاندازی سیستم ناپایدار SAF با بهره Khi بالا به شدت به میرایی نیاز است تا سیستم راه اندازی شود. اگر مقاومت سری (Rd) افزایش پیدا یابد، عملکرد فیلتر برای میرا کردن ریپل سویچینگ بدتر میشود، بنابراین به میرایی اکتیو برای میرا کردن تشدید بدون اختلال در عملکرد SAF نیاز داریم. در این مطالعه از فیدبک جریان خازن برای افزایش حد پایداری استفاده شده است. قانون کنترل RDC در معادله (۲-۴۲) داده شده است. با بهره گرفتن از این قانون، تابع انتقال جدید SRF به صورت معادله (۲-۴۳) در خواهد آمد. از تابع تبدیل بدیهی است که بهره فیدبک (Kd) به صورت یک مقاومت سری عمل میکند، ولی چون Kd مثل Rd در صورت تابع مشارکت ندارد با افزایش آن عملکرد سیستم برای فیلتر کردن ریپل سویچینگ کاهش نمییابد.
(۲-۴۲) | |
(۲-۴۳) |
۲-۴-۴- مدولاتور عرض پالس
واحد PWM وظیفه تولید سیگنالهای خاموش/ روشن برای هر یک از سویچهای VSI را بر عهده دارد، که ولتاژ مرجع برای هر فاز SAF به صورت معادله (۲-۴۴) میباشد [۱۷]. واحد PWM ولتاژ مرجع با موج مثلثی مقایسه کرده و خروجی مطلوب را متناسب با ولتاژ باس DC تولید میکند. علاوه بر این سیگنالهای PWM به یک زمان مرده احتیاج دارند، تا سویچهای IGBT دچار خطای اتصال کوتاه بین ساق نشود.